| |
快速发布采购

时间:2019-8-12, 来源:互联网, 文章类别:元器件知识库

AD420是一款完整的数字至电流环路输出转换器,旨在满足工业控制的需要市场。它提供高精度,完全集成,低成本用于产生电流回路信号的单芯片解决方紧凑型24引脚SOIC或PDIP封装。输出电流范围可编程为4 mA至20 mA,0 mA至20 mA或0 mA至超量程功能24毫安。 AD420也可以提供电压输出从一个可配置为提供0 V至5 V的独立引脚,0 V至10 V,±5 V或±10 V,增加一个外部电阻缓冲放大器。3.3 M波特串行输入逻辑设计最大限度地降低了成本电流隔离,通常可以简单连接使用过的微处理器。它可以用于3线或异步模式和串行输出引脚用于允许菊花链接隔离栅的电流回路侧有多个DAC。

AD420采用sigma-delta(Σ-Δ)DAC技术实现16位单调性,成本极低。全面结算至0.1%发生在3毫秒内。唯一的外部组件要求(除了正常的瞬态保护电路)两个低成本电容器用DAC输出滤波器。如果AD420在极端温度和电源下使用电压,外部输出晶体管可用于最小化通过BOOST引脚在芯片上实现功耗。错误当环路中发生开路时,DETECT引脚发出信号。片上电压参考可用于提供精度除AD420外,还可以向外部元件施加+ 5V电压用户希望温度稳定性超过25 ppm /°C,a外部精密基准电压源如AD586可用作参考资料。 AD420采用24引脚SOIC和

PDIP工作温度范围为-40°C至+ 85°C。

功能框图

特征

4 mA-20 mA,0 mA-20 mA或0 mA-24 mA

电流输出

16位分辨率和单调性

±0.012%最大积分非线性

±0.05%最大偏移(可修剪)

±0.15%最大总输出误差(可微调)

灵活的串行数字接口(3.3 MBPS)

片上环路故障检测

片上5 V基准电压(最大25 ppm /°C)

异步CLEAR功能

最大供电范围为32 V.

输出环路符合0 V至VCC - 2.75 V

24引脚SOIC和PDIP封装

1.AD420是一款单芯片解决方案,可产生4 mA电流控制器端的20 mA或0 mA至20 mA信号当前循环。

2.AD420的电源范围为12 V至32 V.输出环路兼容性为0 V至VCC - 2.75 V.

3.灵活的串行输入可用于3线模式使用SPI®或MICROWIRE®微控制器,或使用异步模式,最小化数量需要控制信号。

4.串行数据输出引脚可用于任何菊花链AD420的数量在3线模式下一起使用。

5.上电时,AD420将其输出初始化为低电平所选范围的结束。

6.AD420有一个异步CLEAR引脚,可以发送输出到所选范围的低端(0 mA,4 mA,或0 V)。

7.AD420 BOOST引脚可容纳外部引脚晶体管可以降低芯片的功耗。

8.偏移量为±0.05%,总输出误差为±0.15%如果需要,可以使用两个外部电位计进行修整。

引脚配置和功能描述

引脚功能描述

VLL辅助缓冲+4.5 V数字逻辑电压。该引脚是数字的内部电源电压电路,可用作上拉电阻的终端。外接+5 V电源即可连接到VLL。它将覆盖此缓冲电压,从而降低内部功耗。该应使用0.1μF电容将VLL引脚去耦至GND。请参阅电源和去耦部分。

故障检测故障检测连接到上拉电阻,当输出电流不匹配时置为低电平DAC的编程值,例如,在电流环断开的情况下。

RANGE SELECT 2选择转换器的输出操作范围。一个输出电压范围和三个

RANGE SELECT 1输出电流范围可用。

CLEAR有效VIH无条件强制输出达到其编程范围的最小值。 CLEAR之后移除DAC输出将保持此值。输入寄存器中的数据不受影响。

LATCH在3线接口模式下,上升沿并行将串行输入寄存器数据加载到DAC中。至使用异步模式通过限流电阻将LATCH连接到VCC。

时钟数据时钟输入。时钟周期等于3线接口模式下的输入数据比特异步模式下比特率的1倍。

串行数据输入数据。

DATA OUT串行数据输出。在3线接口模式下,此输出可用于菊花链多路复用AD420s。在异步模式下,正脉冲将指示停止位后的帧错误接收。

GND地(通用)。

REF OUT +5 V参考输出。

REF IN参考输入。

OFFSET TRIM偏移调整。

VOUT电压输出。

IOUT电流输出。

BOOST连接到外部晶体管,以降低AD420输出晶体管的功耗,如果期望。

CAP 1这些引脚用于内部滤波。在每个之间连接电容器

CAP 2引脚和VCC。请参阅当前输出操作的说明。

NC无连接。不要将任何东西连接到此引脚。

VCC电源输入。 VCC引脚应始终通过0.1μF电容去耦至GND。见电源和去耦部分。

数字线路上的三线接口快速边缘

INPUT

其中一个串行输入具有快速上升沿(<100 ns)

(CLOCK,DATA IN,LATCH)而另一个输入为逻辑高电平,

该部分可能被触发进入测试模式和内容

数据寄存器可能会损坏,这可能会导致

输出加载的值不正确。如果是快速边缘

预计在数字输入线上,建议使用

在串行加载DAC期间,锁存线保持在逻辑0。

同样,在更新期间,时钟线应保持低电平

DAC通过锁存引脚。或者,添加小

数字线上的电容值将减慢边沿。

异步接口

请注意,在异步模式操作的时序图中,每个数据字由START(0)位和STOP帧构成(1)位。数据时序是相对于上升沿的CLOCK位于每个位单元的中心。位单元是16个时钟long,第一个单元(START位)从第一个时钟开始跟随START位的前沿(下降沿)。就这样MSB(D15)在开始后24个时钟周期采样START位,D14在时钟编号40采样,依此类推。在写下一个字DATA之前的任何死区时间IN引脚必须保持在逻辑1。当接收到STOP位时,DAC输出会更新。在帧错误的情况(STOP位采样为0)AD420将在DATA OUT引脚输出一个时钟脉冲采样后的时钟周期内的周期宽STOP位。如果成帧,DAC输出将不会更新检测到错误。

解析度

对于16位分辨率,1 LSB = FSR的0.0015%。在里面4 mA-20 mA范围1 LSB = 244 nA。积分非线性ADI公司将积分非线性定义为最大值实际调整后的DAC输出偏离理想值模拟输出(从0到FS的直线 - 1 LSB)任何位组合。这也称为相对准确度。

微分非线性

微分非线性是衡量变化的指标模拟输出,归一化到满量程,与LSB相关联更改数字输入代码。单调行为需要差分线性误差大于-1 LSB感兴趣的温度范围。

单调性

如果输出增加或保持,则DAC是单调的恒定增加数字输入,结果是输出将始终是输入的单值函数。

增益错误

增益误差衡量理想值之间的输出误差DAC和实际设备输出,在偏移后加载全1错误已经调整出来。

偏移误差

失调误差是输出电流与理想值的偏差值表示为满量程输出的百分比在DAC中加载0。

漂移

漂移是参数(例如增益和偏移)的变化指定的温度范围。漂移温度系数,以ppm /°C表示,通过测量参数计算得出在TMIN,25°C和TMAX并除以其中的变化参数由相应的温度变化。

电流环路电压符合性

电压兼容性是IOUT引脚的最大电压输出电流将等于编程值。

运作理论

AD420采用sigma-delta(Σ-Δ)架构来实现数模转换。这种架构尤其如此非常适合相对较低的带宽要求工业控制环境因其固有的特点高分辨率的单调性。

在AD420中,二阶调制器用于将复杂性和芯片尺寸降至最低。来自的单比特流调制器控制一个开关电流源由两个连续时间电阻器 - 电容器部分滤波。电容器是唯一必须的外部元件添加了标准的电流输出操作。滤波后的电流被放大并镜像到供电轨以便应用只需看到4 mA-20 mA,0 mA-20 mA或0 mA-24 mA相对于地的电流源输出。AD420采用BiCMOS工艺制造,非常适合实现高性能的低压数字逻辑和高压模拟电路。

AD420还可以提供电压输出而不是电流如果需要,循环输出。增加了一个外部放大器允许用获得0 V-5 V,0 V-10 V,±5 V或±10 V.D420具有一个环路故障检测电路,可以发出警告

IOUT的电压试图超过合规范围开环电路或电源电压不足。该故障检测是一个有效的低开漏信号,因此一个可以将几个AD420连接到一个上拉电阻全局错误检测。上拉电阻可以连接到VLL引脚或外部+5 V逻辑电源。IOUT电流由PMOS晶体管控制内部放大器如功能框图所示。

产生故障输出的内部电路避免了使用具有窗口限制的比较器,因为这需要FAULT DETECT输出之前的实际输出错误得活跃。相反,当信号产生时AD420输出级的内部放大器小于剩余约1伏的驱动能力(何时输出PMOS晶体管的栅极几乎到达地。因此,FAULT DETECT输出会在之前稍微激活达到合规限制。由于进行了比较在输出放大器的反馈回路内,输出通过开环增益保持精度,无输出在故障检测输出变为活动状态之前发生错误。

3线数字接口,包括DATA IN,CLOCK,和LATCH,连接所有常用的串行微处理器,无需添加任何外部胶水逻辑。数据是在CLOCK的控制下加载到输入寄存器中当选通LATCH时加载到DAC。如果用户想要从本质上减少电流隔离器的数量安全应用,AD420可配置为运行异步模式。通过连接选择此模式通过限流电阻将LATCH引脚连接至VCC。数据然后必须与开始和停止位组合以构建帧信息并触发内部LATCH信号。


技术文章分类
相关技术文章